




جامعة القادسية
كلية التربية



Lecture 21

Computer Architecture



Prepared by:

Firas Abdulrahman Yosif

Central Processing Unit (CPU)

The functions of CPU (central processing unit) are:

1. Fetch instructions
2. Interpreter instructions (decoding)
3. Fetch data
4. Process data
5. Write data

- **Fetch instructions:**

المقصود به جلب الايعاز او قراءة الايعاز من الـ main memory ووضعه في الـ CPU لكي ينفذ لانه لايمكن تنفيذ الايعاز في الـ main memory .

- **Interpreter Instructions:**

الـ CPU يجب ان يحلل ويفسر الايعاز وذلك لمعرفة ماهو الـ action الذي يقوم به هذا الايعاز.

- **Fetch data:**

لكي ينفذ الايعاز يتطلب قراءة البيانات من الـ memory او i/o وحسب نوع الايعاز.

- **Process data:**

وتسمى ايضا معالجة البيانات او تنفيذ الايعاز الذي يتطلب تنفيذ عملية حسابية او منطقية.

- **Write data:**

وهذه العملية تسمى ايضا store result اي خزن النتائج , في بعض الاحيان تتطلب النتيجة ان تخزن في الذاكرة مثلا:

SUB [Mem.], BX


هذا الايعاز يطرح محتوى السجل BX من موقع الذاكرة ثم النتيجة تخزن داخل الذاكرة.

لكي يتفاعل الـ CPU مع الـ memory والـ I/O يحتاج الى خطوط نقل خارجية تسمى external bus .
وتقسم الى ثلاثة اقسام:

Types of buses:

1. Address Bus
2. Data Bus
3. Control Bus


والشكل ادناه يوضح عملية ربط المعالج مع انظمة الخطوط:



(The CPU with external system bus)

التركيب الداخلي للمعالج يتمثل بالمخطط التالي:

حيث ان الـ Internal CPU Bus يرمز له (ICB) ويستخدم للتفاعل بين اجزاء مكونات الـ CPU وينقل البيانات بين تلك الاجزاء.



Internal Structure of CPU

- **The major components of CPU:**

1. ALU
2. Registers
3. Control unit

- **Registers Organization:**

There are two types of Registers inside CPU:

1. User Visible registers:

السجلات التي تكون مرئية للمستخدم الـ user او المبرمج وفائدة هذه العملية تستخدم لتقليل حاجة المستخدم للرجوع الى الذاكرة الرئيسية بكثرة عن طريق الاستخدام الامثل لهذه السجلات . وتنقسم هذه السجلات الى الفئات التالية:

a) General purpose سجلات الاغراض العامة

Example: SI, DI, BX, AX

b) Data Registers سجلات تستخدم للبيانات

Example: DX, CX

c) Address registers سجلات خاصة بالعناوين

Example: SS, ES, DS, CS

d) Condition codes سجلات خاصة لتنفيذ شروط معينة

Example: flag register

2. Control and Status Registers:

تستخدم هذه السجلات من قبل وحدة التحكم control unit للسيطرة على العمليات الحسابية والمنطقية ضمن المعالج وكذلك السيطرة على تنفيذ البرامج.

There are four main registers to execute any instruction:

a) Program counter (PC)

هذا السجل يسمى عداد البرنامج يحتوي على عنوان الايعاز الذي سيجلب من الذاكرة الى المعالج .

b) Instruction Register (IR)

هذا السجل يحتوي على الايعازات التي جلبت مؤخرًا من الذاكرة اي opcode للايعاز وهذا يخزن داخل السجل IR حيث يقوم الـ CPU بتفسير interpreter للايعاز وذلك لمعرفة نوع العملية التي يمثلها الايعاز .

c) Memory address (MAR)

يحتوي على عنوان الموقع في الذاكرة الرئيسية الـ main memory .

d) Memory Buffer/Data Register: (MBR) / (MDR)

هذا السجل يحمل word من البيانات التي قرأت من الذاكرة او التي ستكتب في الذاكرة.

- **Single Bus Organization**

In single bus architecture, all the devices use a common bus for data transfer; thus, the system's efficiency and performance is lower.

في بنية الناقل الفردي ، تستخدم جميع الأجهزة ناقلًا مشتركًا لنقل البيانات ؛ وبالتالي ، فإن كفاءة وأداء النظام أقل.

The first and foremost important interconnecting medium for all the registers inside the processor is the System bus. This bus is the processor bus and is not to be confused with the external bus that connects different memory chips and I/O devices to the processor.

This external bus is connected to the internal System bus via the MAR and the MDR registers. The data lines of the external bus are connected to MDR and the address lines of the external bus are connected to the MAR. The MDR is a

bidirectional register implying that it can receive and send data to and from any one of the two internal or external buses. The MAR is a unidirectional register. It receives its input from the internal bus and gives its output to the external bus.

هذا الناقل الخارجي متصل بناقل النظام الداخلي عبر سجلات MAR و MDR. ترتبط خطوط البيانات الخاصة بالناقل الخارجي بـ MDR وخطوط عنوان الناقل الخارجي متصلة بـ MAR. الـ MDR هو سجل ثنائي الاتجاه مما يعني أنه يمكنه تلقي البيانات وإرسالها من وإلى أي من الناقلين الداخليين أو الخارجيين. MAR هو سجل أحادي الاتجاه. يتلقى مدخلاته من الناقل الداخلي ويعطي مخرجاته إلى الناقل الخارجي.

The processor uses different primary operations such as :

1. Inter Register data transfers
2. Arithmetic or Logical operations
3. Retrieving data from Memory
4. Writing data into the Memory

● Multi Bus Organization

A bus is an important memory transferring device used by most computer devices and Smartphones to pass data back and forth across the entire system. The overall speed of the machine is directly affected by the types of buses used by it. Simple computer design uses single bus structures for transferring data, and Multiple bus organization uses multiple buses for enhanced performance.

In a multi-bus architecture, all the pathways are suited for handling some special types of information. In the multiple bus organization, the wasted time lowers

down, and thus the speed and performance of the entire system boost up. Thus, this is one of the key reasons behind using Multiple bus organization.


في بنية متعددة خطوط النقل ، تكون جميع المسارات مناسبة للتعامل مع بعض الأنواع الخاصة من المعلومات. في تنظيم خطوط النقل المتعددة ، ينخفض الوقت الضائع ، وبالتالي تزداد سرعة وأداء النظام بأكمله. وبالتالي ، يعد هذا أحد الأسباب الرئيسية وراء استخدام خطوط متعددة لنقل البيانات.

Additionally, the Multiple Bus organization also provides many choices for connecting the devices to the computer, making it more compatible.

Difference between Single Bus Structure and Double Bus Structure


- 1. **Single Bus Structure:** In a single bus structure, one common bus is used to communicate between peripherals and microprocessors. It has disadvantages due to the use of one common bus.

في التركيب الهيكلي لخط نقل واحد ، يتم استخدام ناقل مشترك واحد للتواصل بين الأجهزة الطرفية والمعالجات الدقيقة. ولها عيوب بسبب استخدام خط نقل واحد مشترك.



2. Double Bus Structure: In a double bus structure, one bus is used to fetch instructions while other is used to fetch data, required for execution.

في الهيكل الداخلي لنقل مزدوج ، يتم استخدام ناقل واحد لجلب التعليمات والاورامر بينما يتم استخدام ناقل آخر لجلب البيانات المطلوبة للتنفيذ.



Double Bus Structure