جامعة الحمدانية
كلية التربية

Lecture 11(part1)

Microprocessors



Prepared By:

Firas Abdulrahman Yosif

Shift Instructions PART(1)

In the 8086 microprocessor, we have various Shift instructions present in the programs. There are four types of shift instructions:

1. **SHR**
2. **SAR**
3. **SHL**
4. **SAL**

1) SHR (Shift Right)

This instruction shifts the mentioned bits in the register to the right side by inserting the zeroes from the left end in the MSB. The LSB that is being shifted is stored in the Carry Flag (CF).

هذا الايعاز يتضمن ازاحة البتات من جهة اليسار الى جهة اليمين وذلك بأدخال صفر من جهة اليسار من ناحية البت الاكثر اهمية MSB (Most Significant Bit) واما البت الاقل اهمية LMB (Low Significant Bit) فسينتقل الى الـ CF . وممكن تكون الازاحة (shift)على byte او 2byte وكما هو موضح بالمخطط:



وهناك عدة صيغ لايعاز SHR منها:

A. Syntax: SHR Register, Count

في ايعاز الازاحة نحو اليمين يكون السجل في الهدف وممكن ان يكون Reg. 16 bit او Reg, 8bit , اما الـ count فيمثل عدد مرات الازاحة نحو جهة اليمين فالـ count اما ان يكون رقم او يكون سجل CL الذي يحتوي على رقم يمثل الازاحة, ولايجوز وضع اي سجل اخر مكان السجل CL في المصدر .

Ex(1) What's contain of AL and CF after execute these instructions?

```
CLC
MOV AL, A9H
SHR AL, 1
HLT
```

Sol.) AL= 54H, CF=1



ملاحظة: هناك ايعازين يستخدمون للتحكم في محتوى الـ CF وهما:

1. CLC (Clear CF) اي تصفير الـ CF .
2. STC (Set CF) اي وضع 1 في CF.

لاحظ تنفيذ المثال اعلاه باستخدام برنامج emulator 8086 :



- **Examples**:

SHR BX,3

SHR DI, 22H

SHR SI, CL

هذه بعض الايعازات الخاطئة وكيفية تصحيحها:

1. SHR DS, 1 (False) (لايجوز استخدام مقاطع الذاكرة)

   SHR AX, 1 التصحيح:

2. SHR 3, BH (False) (لايجوزوضع عدد مرات الازاحة في الهدف)

   SHR BH, 3 التصحيح:

3. SHR DX, CH (False) لايمكن استخدام السجل (CH) كعداد للازاحة

   SHR DX, CL التصحيح:

Ex (2)

CLC

MOV AL, D3h

SHR AL, 1

HLT

Sol.)



AL = 69H , CF = 1

❖ Note : SHR can be used to perform a high-speed division by 2:

Ex(3)

MOV DL, 32 H

SHR DL, 1

HLT

After execution: DL= 19H حيث تم قسمة الرقم 32 على 2 ينتج:

Ex(4)

MOV AL, 40h

SHR AL, 2

After execution: AL= 10H حيث تم قسمة الرقم 40 على 4 ينتج:

B. Syntax: SHR Mem. , Count

في هذه الصيغة يكون التعامل مع الذاكرة اما بصيغة نمط العنونة المباشرة(direct addressing mod) او بصيغة العنونة الغير مباشرة(indirect addressing mod) حيث يتم عمل ازاحة على محتويات الذاكرة.

Ex(1) What's contain of [SI]& [SI+1] and CF after execute these instructions?

```
CLC
MOV SI, 340H
MOV [SI], 986DH
MOV CL, 2
SHR W.[SI], CL
HLT
```

Sol.) [SI] = 1B, [SI+1] = 26H, CF= 0



لاحظ التنفيذ بأستخدام Emulator 8086 :



2) SAR : Shift Arithmetic Right

This instruction shifts the mentioned bits in the register to the right side one by one, but instead of inserting the zeroes from the left end, the MSB is restored. The LSB that is being shifted is stored in the Carry Flag (CF).

هذا الايعاز يسمى بالازاحة الحسابية نحو اليمين حيث يتضمن ازاحة البتات من جهة اليسار الى جهة اليمين وذلك باستساخ البت الاكثر اهمية MSB (Most Significant Bit) لذلك للحفاظ على بت الاشارة واما البت الاقل اهمية LMB (Low Significant Bit) فسينتقل الى الـ CF . وممكن تكون الازاحة (shift)على byte او 2byte وكما هو موضح بالمخطط:



هناك صيغتين للازاحة الحسابية الى اليمين (Shift Arithmetic Right) :

A. Syntax: SAR Register, Count

في ايعاز الازاحة الحسابية نحو اليمين يكون السجل في الهدف وممكن ان يكون Reg. 16 bit او Reg, 8bit , اما الـ count فيمثل عدد مرات الازاحة نحو جهة اليمين فالـ count اما ان يكون رقم او يكون سجل CL الذي يحتوي على رقم يمثل الازاحة, ولايجوز وضع اي سجل اخر مكان السجل CL في المصدر .

Ex(1) What's contain of AH and CF after execute these instructions?

```
CLC
MOV AH, A9H
SAR AH, 1
HLT
```

Sol.) AH= D4H, CF=1



Example(2)

SAR SI,3

❖ لاحظ ممكن كتابة الايــعاز اعلاه بطريقتيـــن:

1)

SAR SI,1

SAR SI,1

SAR SI,1

2)

MOV CL,3

SAR SI, CL

هذه بعض الايعازات الخاطئة وكيفية تصحيحها:

1. SAR 4, CX (False) (لايجوزوضع عدد مرات الازاحة في الهدف)

التصحيح: SAR CX, 4

2. SAR DI, DH (False) لايمكن استخدام السجل (DH) كعداد للازاحة

التصحيح: SAR DI, CL

B. Syntax: SAR Mem. , Count

في هذه الصيغة يكون التعامل مع الذاكرة اما بصيغة نمط العنونة المباشرة(direct addressing mod) او بصيغة العنونة الغير مباشرة(indirect addressing mod) حيث يتم عمل ازاحة على محتويات الذاكرة.

Ex(1) What's contain of [BP+1] and CF after execute these instructions?

```
CLC
MOV BP, 200H
MOV [BP], 8F7AH
SAR W.[BP], 1
SAR W.[BP], 1
HLT
```

Sol.) [BP+1] = E3, CF=1





Ex(2) Write a program in assembly language to find result of BH ÷ 4 , assume BH=48H then save result in register AL using shift instructions.

Sol.)

```
CLC

MOV BH, 48H

MOV CL, 2

SHR BH, CL

MOV AL, BH

HLT
```



AL= 12H , CF=0

لاحظ تنفيذ المثال (2) بأستخدام emulator 8086 :



ملاحظة:

1. تستخدم SHR مع الارقام التي بدون اشارة اما الارقام التي لديها اشارة نستخدم الامر SAR وذلك باستنساخ البت الذي اقصى اليسار المسمى البت الاكثر اهمية MSB .

2. الاعلام التي تتأثر بعملية الـ SHIFT هي PF, SF ,ZF بينما بقية الاعلام الـ CF , AF , OF تكون undefined .

3. الايعاز SHR يستخدم للقسمة ,فأزاحة واحدة الى اليمين تمثل القسمة على 2 وازاحتان الى اليمين تمثل القسمة على 4.